MULTI-PROCESSOR

Publication number: JP62163164 Publication date: 1987-07-18

Inventor: NAKAGAWA YUTAKA: SUGA RYOICHI: WATANABE

YOSHIMI

Applicant: SONY CORP

Classification:

- international: G06F15/16; G06F15/177; G06T1/00; G09G1/00;

G09G5/12; H04N5/68; G06F15/16; G06T1/00; G09G1/00; G09G5/12; H04N5/68; (IPC1-7): G06F15/16;

G06F15/62; G09G1/00; H04N5/68


- European:

Application number: JP19860004763 19860113 Priority number(s): JP19860004763 19860113

Report a data error here

Abstract of JP62163164

PURPOSE:To simplify a circuit constitution by inserting an identification number into the prescribed part of a data sequence from an information generating means, receiving the identification number through the terminal equipment of the front stage among those plural terminal equipments for initialization and producing a new identification number to transfer it to the terminal equipment of the next stage. CONSTITUTION: The decoders 3A-3I serving as terminal equipments are connected in series to a controller 1 serving as an information generating means, i.e., a center. Then an ID number is put into the prescribed area of the data sequence sent from the controller 1. The decoder 3A of the 1st stage receives the ID number from the controller 1 and is initialized. At the same time, the decoder 3A increases the received ID number. to produce a new ID number and transfers it to the decoder 3B. Thus the decoder 3B receives. the new ID number and is initialized and at the same time increases the received ID number to produce a new ID number and transfers it to the decoder 3C. Thereafter the same operations are repeated with decoders 3C-3I respectively.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁(JP) (1) 特許出願公開

◎ 公開特許公報(A) 昭62-163164

G 06 F 15/16 M-2116-5B	
15/62 6615-5B G 09 G 1/00 7923-5C	
H 04 N 5/68 C-7245-5C 審査請求 未請求 発明の数 1 (全 13 頁)	

図発明の名称 マルチプロセッサ

②特 願 昭61-4763

②出 願 昭61(1986)1月13日

79発 明 者 中 Л 裕 東京都品川区北品川6丁目7番35号 ソニー株式会社内 (7)発明者 須 賀 良 一 東京都品川区北品川6丁目7番35号 ソニー株式会社内 72発 明 者 渡 辺 好 美 東京都品川区北品川6丁目7番35号 ソニー株式会社内 ②出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 伊藤 貞 外1名

発明の名称 マルチプロセッサ

特許請求の範囲

内部または外部からのデータに基づいて情報を 発生する情報発生手段と、

核情報発生手段に対して直列の関係に配された 中央処理装置を有する複数個の端末器とを備え、 上記情報発生手段からのデータシーケンスの所

定部に偽別番号を挿入し、

上記複数個の端末器のうち前段の端末器は俳給 された織別番号を受信して初期設定されると共に 次段の端末器に対して新たな機別器号を形成して 転送するようにしたことを特徴とするマルチプロ

発明の詳細な説明

セッサ。

以下の順序で本発明を説明する。

- A 麻掌トの利用分解 B 発明の概要
- C 従来の技術
- D 発明が解決しようとする問題点

1

B 問題点を解決するための手段(第1例)

F 作用

G 実施例

G: 阿路構成 (第1図~第3図)

G a 順關の拡大縮小表示 (第 4 図、第 5 図)

G a 拡大データ変換 (第6四、第7回) Gィベゼル箱正 (第8図、報9図)

Gs 1 D番号の割付け (第10図、第11図)

G。外部同期 (第12図、第13図)

G·フローコントロール (第14関、第15関)

H 発明の効果

A 産業トの利用分野

この発明は、センタに対して複数個の端末器を 接続し、センタより各端末器を開御する場合等に 用いて好適なマルチプロセッサに関する。

B 発明の概型

この発明は、情報発生手段に複数個の端末器を 直列接続し、情報発生手段からのデータシーケン

9

スの所定形に協別等号を挿入し、複数間の趣味器 今を受情すると初期設定されると共に次配の機別 等を受情すると初期設定されると共に次配の機別 器に対して新たな周別等号を患地して転送し、政 設定されると共に更に改設の備末器に対して有かな 成別用等を形成して転送し、以下最後の備末器は で同様の影件を形成して転送し、以下最後の機不器ま で同様の影件を形成して転送し、以下最後の機構を に同様の影件を形成して転送し、以下最後の機構を が に対しているだけで直列機構の な個の機工器に機別等等を割付けて初期設定を行う さとかだきるようにしたものである。

C 従来の技術

或る情報を発生するセンタに対して複数個の端 来器を接続し、センタより各端末器を明確する場合がある。その際にセンタと複数個の端来器との 関係は一般に並列関係にある(特額関60-23834号)。

D 発明が解決しようとする問題点

ところがセンタに対して複数個の端末器が並列

3

対して新たな識別番号を形成して転送するように 構成している。

F 作用

センタである情報発生手跡としてのコントロー ラ(I)に複数個の嫌末器としてのデコーダ (3A) ~ (31) を直列接続する。そしてコントローラ(1)か らのデータシーケンスの所定部に識別(ID)番 号を挿入する。初段のデコーダ (3A) はコントロ ーラ(1)からの織別番号を受信して初期設定される と共にその機別番号をインクリメントして新たな 織別番号を形成し、デコーダ (3B) に転送する。 デコーダ (3B) は新たな識別番号を受信して初期 投資されると中にその機関署具をインクリメント して更に新たな織別番号を形成し、デコーダ (3C) に転送する。以下デコーダ (3C) ~ (3I) に付い ても同様の動作が繰り返される。これにより、実 質的に1本の伝送ラインを用いるだけで直列維持 の複数個のデコーダに機別番号を刷付けて初期機 定を行うことができる。

関係に接続されていると、各類来器値に送信ポートが必要であると表に伝送ラインも多数必要となり、構成が複雑になると表にコスト的にも高価になる等の欠点があった。

この発明は隔る点に縮みてなされたもので、セ ンタに対して複数個の端末器を直列関係に接続す ると表にこれ等の端末器に対して機別番号を順次 割付けることができるマルチプロセッサを提供す ものである。

E 問題点を解決するための手段

このの類によるアルチプロセッチは、内間能た は外部からのデータに基づいて情報を発生する情報発生主義にした、この情報発生主義にに対して表現の関係に配された中央発程整度(20)を有する複数側の端末器(31)とを領入、情報を生涯でいからのデータシーケンスの所定所に認別(1 D)番号を得入し、複数側の端末器(31)で(31)のうち前数の端末器は供給された機関部分を受信して切削数定されると表に次数の編末器に

G 実施例

以下、この発明の一実施例を第1図~第15図に 基づいて群しく説明する。

G」回路構成

第1 関は本実施物の全体の構成を示すもので、 同関において、(10 は内部または外部からのデーター に基づいて情報を発生する情報発生手数としての コントローラであって、キーボード(30 や回訳せず もプリンタ等が接続されている。コントローラ(10 は遺信 (COMMBHIGATION,以下COMと云う) ボート及び補助 (AUXILTARY,以下、AUXと云う) ボートを有し、COMボートに内/外部からのデータベースを受けて信号処理を行った依AUXボートより遂信する。

コントローラ(I)に対して互いに直列の関係に複数個例えば9個のデコーダ (3A) ~ (3I) が扱けられ、各デコーダ (3A) ~ (3I) はCOMボート、AUXボートを有する。デコーダ (3A) のCOMボートはコントローラ(I)のAUXボートと相互接

ĥ

続きれ、デコーダ(33)のAUXボートはデコーダ(38)のCOMボートと相互検続され、デコーダ(38)のCOMボートと相互検続され、デコーダ(36)のAUXボートと相互検検され、デコーダ(36)のAUXボートに同様に相互検接され、実質的にコントローラロから最後のデコーダ(31)まで直列関係に検続使され、各COMボート及びAUXボート間で刃方向に置きされている。

また、デコーグ (34) ~ (41) が設けられ、これ等の表示器 (44) ~ (41) が設けられ、これ等の表示器 (44) ~ (41) には夫々デコーグ (33) ~ (31) の出力が保給される。つまり、こ、ではm×nの間構成を一側として3×3 (6 種) の表示器 (44) ~ (41) を用いて形似する場合である。コントローラ(10としては例えば緊2関に示すような構成のものが考えられる。すなわち同間において、(10) は中央処理装置 (以下、CP Uと云

う)であって、このCPU(10)に対して、シス

テムROM (11) 、ワークRAM (12) 、ビデオ

RAM (13)、カラーバレットメモリ (14)、
I / 〇インタフェース (15) 及びフロッピディス
クインタフェース (15) なけられる。 I / 〇イ
ンタフェース (15) なは上述の C 〇州ボート及び
A U X ボートが扱けられ、またこの I / 〇インク
フェース (15) からは後述される如〈各テコーグ
の問題をとるための問期制館保守が発生するよう
なされている。

表光川のビデオRAM (13) 及びカラーベレットノモリ (14) の出力制に D/A 変換 関係 (17) が設けられる。また、CPU (10) に対してCRTコントローラ (30) はCPU (10) からの指刺コマントローラ (30) はCPU (10) からの指刺コマントローラ (30) はCPU (10) からの指刺コマントローラ (30) はCPU (17) に随り間指水を与える。そしてD/A 変換 同様 (17) でD/A 変換 された係 (9分にデオ (47) を短り間が (18) で保 (49) 変われて (47) の 8 の色情 等が成され、これが表示器 (19) に供給される。なおビデオRAM (13) のアドレス位置と表示器 (19) のスリーン上の書意の侵墜とは 1割 別ねとされている。

7

デコーグ (34) ~ (37) として世野 3 間に示す ような構成のものが考えられる。すなわち同間に おいて、 (20) はCP Uであって、このCP U (20) に対してシステムROM (21)、ワーク RAM (22)、ビデオ RAM (23)、カラーバレットメモリ (24) 及び I / 〇インターフェース (25) が扱けられる。I / 〇インターフェース (25) には上述の C O M ボート 及び A U X ボート が設けられ、またこの I / 〇インターフェース (25) には上述の同期制額信号が供給されるよう になされている。

表示用のビデオRAM (23) 及びカラーバレットメモリ (24) の出力側にD/A 変換図路 (25) が設けされる。また、CPU (20) た対してCRTコントローラ (40) が設けされ、このCRTコントローラ (40) はCPU (20) からの順関ロマンドに応じてD/A 変換図路 (26) に捕虜指針系45 える。そしてD/A 変換図路 (26) でD/A 変換 された保予2000 示せずもビデオ信号处理回路で低

来ぶ路 (44) ~ (41) の一つに供給される。つま り、デコーダの構成はフロッピデース・インター フェースと要米部がない以外はコンドローラ(II)と 同一構成でよく、勿倫 I / O インターフェース (23) に対してキーボードやブリンタ等を配する ようにしてもよい。

G2 両面の拡大縮小表示

及な無額の拡大能小炭素に付き、類4、四及び第5回を参照して説明する。先すステップ (4) で プログラムを開始し、CPU (10) によりフロッピディスクインターフェース (16) をかりてディスク (15) をがりまれている 或る機関コマンドを誘み出してワークドス AM (12) に展開し、ステップ (ロ) で横両コマンドの水ペランドを解析して論理的 (ユニット・スクリーソー) メーツ基値を計算し、第5回人に示すように 或る点の延伸 (1、、)の 破を求める。次にステップ (ハ) で求めた底標 (似し、マは拡大解小率でなっである)し、×

~ α x , Y = α y より拡大縮小された結果の座標 P'(X, Y)を求める。

ステップ (二) で求めた X の値が 0 ≤ X ≤ 1 で あるか否かを判断し、0≤X≤1でなければ攝画 できないので、ステップ (ト) に進んで終了する。 0 ≤ X ≤ 1 であればステップ (ホ) に進み、こ x で求めたYの値が0≤Y≤Iであるか否かを判断 し、0≤Υ≤1でなければ指摘できないので、ス テップ (ト) に進んで終了する。0≤Y≤1であ ればステップ(へ)に進み、無る座標情報をビデ オRAM (13) の所定位置のアドレスに書き込む。 このときビデオRAM (13) の所定位置のアドレ ス V-RAMaddは第 5 図 B に示すように V-RAMadd= αy X max + αx で決定される。つまり、第5 関 B はビデオR A M (13) と 1 対 1 対応の表示器 (19) の表示而を表しており、 X max は例えば 256個の商業を表わし、Ywax は 200個の商業を 表わしている。そして、第5図Βで(αχ, αγ) で表わされるP' 点が拡大縮小された座標の描画

このようにしてビデオRAM (13) に幣き込まれた拡大縮小原位情報はCRTコントローラ (30) の制御のもと証券付きれ、カラーパレットなり (14) からの色の強さを表わす情報を付加されてレブス板機関路 (17) でDノA板機されてビデオ信号板理関路 (18) に供給され、こでR、G、Bの色信号が形成され表示器 (19) に表示される。

1 1

1 2

及び (4E) により中断版を表示し、その他は単一 隣面とする中間版と単一機能の組み合わせや、一 歯大機臓表示後に単一質能を入れ込むことも可能 である。

また、表示器(4A)~(4I)で一面大画面を表示中に、コントローラ(1)の表示器(19)で単一画画をモータすることも可能である。

G a 拡大データ変換

される位置である。

次に、各デコーダに対応して賦データを拡大表 ボデータに変換する場合を第6回及び第7回を診 照して限明する。先ずステ・プ(4)でプログラ ムを開始し、プロッピディスタインターフェース (16)をかしてディスクにビット列で育ら込まれ いる感を指揮コマンドを扱み出してワークRAM (12)に展開し、ステップ(ロ)で指揮コマンド のオペランドを解析して施費的X-Y接根を計算 し、P(X, y)の減を表める。

次にステップ(ハ)で P′ (nx-i, my-j) により拡大された X - Y 座標を求める。たゞし n (機)

×m(観) 循海構成の(i.]) デコーグ川のデークである。こ、でi. 」はi ー0~n ー1.] ー0~n ー1.] ー0~n ー1 である。そして、ステップ(ニ)で P′(nx-i, sy-j)を用いて新聞コマンドをエンコードする。つまり拡大されたXーソ版価を普通の議所コマンドの関チョンによれた第二十分側では拡大を単端はボラボ連にデコードすれば耐楽として拡大を影響はデカーが得られる。

ステップ (未) で全ての (i, j) について計算したが、つまりをでのデコーグに対して拡大数 ボデータの変換が行われたかを削断し、計算して なければステップ (へ) に進んで1, jの値を えて、上返間線の制作を繰り返す。そして全ての (i, j) について計算がなされた時点でステッ ブ (i) に違っなラックラムを様すする。

因みに、n = 3, m = 3として3 係の拡大要素 のデータ変換を第7 関を用いて説明する。第7 関 において⑩~⑩はデコーダ (3A) ~ (3i) た対比 し、(i, j) のiを0, 1, 2、jを0, 1, 2となし、⑩のデコーダは (0, 0)、0のデコ ーダは (1.0) 、 ののデコーダは (2.0) ののデコーダは (0.1) 、 ののデコーダは (1.1) 、 ののデコーダは (1.1) 、 ののデコーダは (2.1) 、 ののデコーダは (0.2) 、 のの デコーダは (0.2) 、 ののデコーダは (1.2) 、 のの デコーダは (2.2) で表される。そして、 P' (ax-i, sy-j) を用いると、 展デークの影響 P (x,y) は をデコーダに対して、次のように変 映される。

従って、(x₁, y₁) から (x₂, y₂) に向 かって稼を引く摘奏コマンドは、 ②のデコーダに対して(3x₁, 3y₁) から (3x₂,

1 5

次にステップ (Λ) で P ' $(\frac{nx-1}{\alpha}, \frac{ny-1}{\alpha})$ により拡大されたX = Y 族機を求める。こ、 $Y = \alpha$ は表示率で0 S = S = 1 の関係にある。た、Y = X しこの X = Y 版機は $n \times n$ 順間構成の (1, 1) デコーダ州のデータである。もして、ステップ (L) でステップ (Λ) で求めた度様を $\frac{1-\alpha}{2}$ (Y) 駅 成万 阿 (L) に (X) に (X) で (X) に (X) (X)

3y2) に向かう線

①のデコーダに対して (3x-1, 3y) から (3x2 -1, 3y2) に向かう線

:

®のデコーダに対して (3x1 -2, 3y1 -2) から (3x2 -2, 3y2 -2) に削かう線 に対応する。

で、で I D 番号と (i, j) のデコーダとの関係は I D = jn+iで表される。例えば (0, 0) の デコーダは 0 (愈のデコーダ) 、 (1, 0) のデ コーダは 1 (切のデコーダ) ・・・ (2, 2) の デコーダは 8 (愈のデコーダ) の如くなる。

G६ベゼル補正

さて、1 つの両歯を複数側の表示器により製示する場合には表示器の枠 (ベゼル) が問題となり、 はないしくはこの枠があっても情やがないよう。 複数側の表示器で両面を表示したい。つまり、複数側の表示器で1つの両面を製示する場合どうし

1 6

次にステップ (本)で全ての (i, j) について計算したか、つまり全てのアコーダに対してよいの疾傷が求められたかを判断し、計算してなければステップ (へ) に造んで1, jの値を変えて、上述同様の動作を繰り返す。そして、全ての (1, j) について計算がなされた時点でステップ (ト) に違みプログラムを終了する。

類8間の動作区関連してデコーグ側の収む表示 高の表示状態を導り図を用いて説明する。第9間 において、a は表示器で表示できる物理的表示 域、b はボーダとペゼル部分を含む表示器の枠で ある。能って、第9間では枠同士が瞬後した2つ の表示器を示してから、第8間のカップ (これはデ コーダ側の成る表示器の表示領域。内に表示され る。また、c は2つの表示領域。内に接続された 表の直線を表している。第8間のステップ (ハ) で拡大されたX - Y 疾機を求めると、これは同示 せずも第9関Aに破線なで示す拡大された仮規的 な差が枠内に表示される。そして、この拡大され た仮想的な表示棒を第9関Bに示すように順点方

间に $\frac{1-\alpha}{\alpha}$ だけシフトする。そのときの座標が第8

図のステップ (二) で求める座標である。すると、 仮想的な表示枠は第9図Bからもわかるように実 際の繰りに膨々一致するようになる。このとき、 第9関Aで示されていた直接とは頼9関Bでは小 し下った位置に表示される。しかし、左側の表示 領域 b 内の直線 c と右側の妻示領域 b 内の直線 c の直線件は維持されたまとである。つまり、繊繆 する表示器の地で取巻が生じることがない。

G。 I D 新祭の別付け

Ge外部间期

次に各デコーダにJD番号を割付ける手順を第 10関及び第11関を参照して提明する。先ず、ステ ップ (イ) でプログラム開始し、ステップ (ロ) でデコーダ (3A) はコントローラ(1)より第10図に ポすような「D割り付けのデータシーケンスが送

られているかをチェックする。ステップ (ハ) で デコーダ (3A) はコントローラ(I)より送出されて くる情報が「D割り付けデータシーケンスか合か を判断し、そうでなければステップ (へ) に遊ん でプログラムを終了し、そうであれば当該データ シーケンスに含まれるID番号を自己のID番号 として記憶保存する。そして初期設定される。

水にデコーダ (34) はスチップ (ま) で自己の JD番号を1つインクリメントとして次段のデコ ーグ (3B) の I D 番号として A U X ポートに出力 し、ステップ(へ)にてプログラムを終了する。 間様にデコーダ (38) はデコーダ (3A) より他 給されたID番号を自己のID番号として配位保 存し、初期設定される。そしてデコーダ (3B) は 自己のJD番号を1つインクリメントとして次設 のデコーダ (3C) の 1 D 巻 科 と し て A U X ボート に出力する。以下 (3B) ~ (3I) に付いても同様 の動作が順次行われ、全てのデコーダ (3A) ~

(31) に対する I D 推量の割り付けが終了する。

19

次に各デコーダに外部間測をかける場合、つま

りコントローラ山からの間期制御信号によりデコ - ダ (3A) ~ (31) を一斉に駆動させる場合を第 12回及び第13回を参照して説明する。第12回はコ ントローラ(1)の動作で、第13図はデコーダ (3A) ~ (31) の動作である。先ず、ステップ (イ) で プログラム開始し、ステップ(ロ)でコントロー ラ(1)は1/0インターフェース (15) から出力さ れる問期期額信号を一方のレベル備えばローレベ ルとする。次にステップ (ハ) でコントローラ(1) はデコーダ (3A) ~ (31) に対して全てのデータ を送る。ステップ (二) でコントローラ(4)は全て

- のデータ送信完了後に「/Oインターフェース (15) から出力される問期制御信号を他方のレベ ル例えばハイレベルにする。ステップ (本) でプ ログラムを終了する。
- 一方、デコーダ (34) ~ (31) は各々ステップ (イ)-でブログラム開始し、ステップ(ロ)で COMボートよりデータを受信する。ステップ

2 0

(ハ) で受債データをAUXポートに出力する。 ステップ (ニ) でコントローラ(1)の1/0インタ ーフェース (15) より各デコーダのリ/〇インダ ーフェース (25) に供給されている問期制御信号 がハイレベルか否かを判断し、ハイレベルでなけ ればすなわちローレベルであればステップ (ロ) へ戻り、ハイレベルであればステップ(ホ)に進 んでデータをデコード開始する。ステップ (へ) で、データ終了か否かを判断し、データ終了でな ければステップ (二) へ戻り、データ終了であれ ばステップ (ト) に進んでプログラムを終了する。 つまり、デコーダ (3A) ~ (31) はコントロー ラ(I)からの間期制御信号がローレベルの間はデー クを取り込むだけでデコードは行われず、間期間 御信号がハイレベルになると一斉にデコード開始 する.

Grフローコントロール

次に直列接続されたデコーグのデータのオーバ フローが検出されたら、前股のデコーダに対して

データ出力の停止を命含するフローコントロール の手順を第14図及び第15図を参照して説明する。 先ず、第14図においてコントローラ(I)はCOMボ - トルバA II X ボートに対してワーク R A M (12) トにキャ送信バッファTC及び昼信パッファTR と送信バッファTA及び受信バッファRAを育し ており、こゝではAUXポート側の送信パッファ TA及び受信バッファRAのみを示している。ま た、各デコーダもCOMボート及びAUXボート に対してワークRAM (12) 上に夫々送信バッフ ァ T C 及び受信パッファ R C と送信パッファ T A 及び受信バッファRAを有している。そして、コ ントローラ(1)のAUXボートの送信パッファTA のデータはデコーグ (3A) のCOMボートの受信 バッファRCに伝送され、デコーダ (3A) のCOM ポートの送信パッファTCのデータはコントロー ラ(I)のAUXポートの受信バッファRAに伝送さ れる。つまり双方向伝送とされている。また、デ コーダ (3A) のAUXボートの送信パッファTA のデータはデコーダ (38) のCOMボートの受信

バッファRCに伝送され、デコーダ (38) のCOM ボートの透像バッファTCのデータはデコーダ (34) のAUXボートの受像バッファRAに任送 される。つまり、この場合も双方向伝送とされて いる。その他のデコーダ順でも同様に双方何伝送 できるようになれないる。

このような構成において、いま、一個としてデコーダ (35) ~ (35) の間の動作を形別のに従った刻引 あ、ステップ (4) でプログラムが開始してステップ (7) でプログラムが開始してステップ (7) でデコーダ (38) の C O M ポートの受債パッファ R C がオーパフローとなったか呑かが明確され、フルになるとステップ (7)でデコーダ (38) の C O M ポートの送債パッファ T C に送債砂止債号 X off を出力する。この送債 停止債号 X の 「を 受債 で ファ R A で受債され、デコーダ (34) の はデコーダ (34) の ボデコーダ (34) の ボデコーダ (34) の ボデコーダ (34) の で アンの転送を停止する。ステップ (ロ) で フルになってなければステップ (こ) に造む。

2 3

2 4

ステップ (ニ) でデコーダ (3B) の A U X ポートの受信バッファ R A がフルになったか香か列筋 たれ、フルになるとステップ (ま) でプコーダ (3B) の A U X ポートの送信バッファ T A に送信 停止信号 X of I は後限のデコーダ (3G) の C O 送信停止信号 X of I は後限のデコーダ (3G) の C O M ボートの 受信バッファ R C で受信され、デコーダ (3G) は デコーダ (3B) へのデータの転送を停止する。ステップ (ニ) でフルになってなければステップ (へ) に進む (へ) に進む

ステップ (へ) でデコーダ (38) の C O M ボートの 透保 アッファ で C に 透探 皮上 信号 Y x 6 目 を由 カ した 状態 か 香 か を 刊新 し、出 カ し た 状態 で あ れ ば ステップ (ト) で デコーダ (38) の C O M ボートの 支信 バッファ F C に 空き が あ る か 否か を 判断 し、空き が あ れ ば ステップ (切 で デコーダ (38) の C O M ボート の 支信 パッファ て C に 送 候 再 関係 号 Y o m を 他 力 す る。この 送 係 再 関係 同 Y o m 子 R o M で が コーグ (38) の A U X x + ト の 交信 パッファ R o 不定 が ま た の エ の と の Y x + ト の 交信 パッファ R o 不定 が ま た x 3 ー タ の Y の Y の ア A F の Y を M で A F N を M で Y o ア R o R y を M で A F N を M で A

(3A) はアコーダ (3B) へのデータの転送を再関 する。ステップ (へ) で送信停止信号 XoI(が出 力されずまたステップ (ト) で受信パッファ R C に変きがなければステップ (リ) に進む。

ステップ (リ) でデコーダ (38) のAUXボー トの送信バッファTAに送信停止信号 X off を出 力した状態か否かを判断し、出力した状態であれ ばステップ (ヌ) に進む。ステップ (ヌ) でデコ - ダ (3B) の A U X ポートの受信パッファ R A に 空きがあるか否かを判断し、空きがあればステッ プ (ル) でデコーダ (3B) のAUXポートの送信 バッファTAに送信再開信号Xonを出力する。こ の详信者関係県 V sad 後 Bt の デコー が (3C) の COMポートの受信バッファRCで受信され、デ コーグ (3C) はデコーダ (3B) へのデータの転送 を再開する。そしてステップ (9) でプログラム た終了する。また、ステップ (リ) で提供信止供 号Xoff が出力されずまたステップ (ヌ) で受信 バッファRAに空きがなければステップ (9) に 進んでプログラムを終了する。

コントローラ(I)とデコーダ (3A) 及び各デコー が開でも開楼の動作が再像である。

H 袋明の効果

上返の如くこの祭別によれば、情報発生手段からのデータシーケンスの所定部に識別番号を挿入、複数個の編米器のうち譲彼の編末器は供給された識別番号を乗入したので、実質的に 1本の佐返うインを用いるだけで底列接続の複数個の編末器に議別番号を割付けて初期設定を行うことができ、顕端構成が簡単化けて初期設定を行うことができ、顕端体成が簡単化される。また、情報発生手段では各端末器体に選ばボートを設ける必要がなく、初度の編末器に対してのみ送ばボートを設ければよいので、それだけ情報発生手段の制路構成が簡単

関而の簡単な説明

第1 図はこの発明の一実施例を示す構成例、第 2 図は第1 図で使用されるコントローラの一例を ボす構成圏、第3 関は第1 関で使用されるデコーゲの一例を示す構成別、第4 関及び第5 関は火ル 西面の拡大機が表示 成別に供するためのフローチャート及び練別、第6 図及び第7 図は火々 板大 データ度接の 医別に供するためのフローチャート 及び練別、第10 図及近第9 図は火々 マゼル構成の 成別に供するためのフローチャート及び練関、第12図及 低するためのフローチャート及び練関、第12図及 近ず 13図は大・外部同別の規則に供するためのフローチャート、第14回及び第15回式未クローコ コーチャート、第14回及び第15回は夫々フローコ ントロールの後別に供するための構成関及びフロー フトロールの後別に供するための構成関及びフロー フトロールの後別に供するための構成関及びフロー テチャートである。

のはコントローラ、図はキーボード、 (3A) ~ (31) はデコーダ、 (4A) ~ (41) は妻示器である。

代理人 伊藤 貞

2 7

28

